This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Takaaki NAGAI

Filed : Concurrently herewith

For : NON-VOLATILE SEMICONDUCTOR STORAGE... #

Serial No. : Concurrently herewith

April 17, 2001

Assistant Commissioner of Patents Washington, D.C. 20231

SUBMISSION OF PRIORITY DOCUMENT

S I R:

1/1/1/1/1

|Samson Helfgott |Reg. No. 23,072

]Aaron B. Karas Reg. No. 18,923

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:NECF 18.591 BHU:priority

Filed Via Express Mail Rec. No.: EL522402659US

On: April 17, 2001

By: Brendy Lynn Belony

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.

5/c397 U.S. PTO 09/03/1/3/4

Perond Paper 9-20-01 Ratoles

日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 4月19日

出 願 番 号 Application Number:

特願2000-117677

出 願 人 Applicant (s):

日本電気株式会社

2001年 3月 2日

特許庁長官 Commissioner, Patent Office





特2000-117677

【書類名】

特許願

【整理番号】

74112223

【あて先】

特許庁長官 近藤 隆彦 殿

【国際特許分類】

H01L 29/788

【発明の名称】

不揮発性半導体記憶装置及びその製造方法

【請求項の数】

10

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

永井 孝明

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100090158

【弁理士】

【氏名又は名称】

藤巻 正憲

【電話番号】 03-3433-4221

【手数料の表示】

【予納台帳番号】

009782

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9715181

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置及びその製造方法

【特許請求の範囲】

【請求項1】 フローティングゲート及びコントロールゲートを備えたメモリセルトランジスタ並びにこのメモリセルトランジスタのソースにドレインが接続されたセレクトトランジスタを有するユニットセルが格子状に配列してメモリセルアレイを有する不揮発性半導体記憶装置において、前記フローティングゲート及びコントロールゲートは前記セレクトトランジスタのゲートの上方まで延出していることを特徴とする不揮発性半導体記憶装置。

【請求項2】 フローティングゲート及びコントロールゲートを備えたメモリセルトランジスタ並びにこのメモリセルトランジスタのソースにドレインが接続されたセレクトトランジスタを有するユニットセルが格子状に配列してメモリセルアレイを有する不揮発性半導体記憶装置において、前記フローティングゲートの一部及び前記セレクトトランジスタのゲートを構成する第1の半導体層と、前記メモリセルトランジスタにおいて前記第1の半導体層上に形成されて前記フローティングゲートの他の一部を構成し前記セレクトトランジスタのゲートの上方まで延出する第2の半導体層と、前記セレクトトランジスタにおいて前記第1及び第2の半導体層間を絶縁する第1の絶縁層と、前記第2の半導体層上に形成された第2の絶縁層と、この第2の絶縁層上に形成され前記コントロールゲートを構成する第3の半導体層と、を有することを特徴とする不揮発性半導体記憶装置。

【請求項3】 行方向に配列した前記セレクトトランジスタのソースを共通接続するソース線と、前記セレクトトランジスタ毎にそのソースと前記ソース線とを接続する半導体層と、を有することを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。

【請求項4】 列方向で隣り合う前記メモリトランジスタ間で一のドレイン 拡散層が共有されていることを特徴とする請求項1乃至3のいずれか1項に記載 の不揮発性半導体記憶装置。

【請求項5】 フローティングゲート及びコントロールゲートを備えたメモ

リセルトランジスタ並びにこのメモリセルトランジスタのソースにドレインが接続されたセレクトトランジスタを有するユニットセルが格子状に配列してメモリセルアレイを有する不揮発性半導体記憶装置の製造方法において、前記フローティングゲートの一部を前記セレクトトランジスタのゲートと同一の半導体層から形成する工程と、前記フローティングゲートの他の部分を前記セレクトトランジスタのゲートの上方まで延出するように形成する工程と、前記コントロールゲートを平面視で前記フローティングゲートと重なり合うように形成する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項6】 前記フローティングゲートの他の部分を形成する工程は、前記セレクトトランジスタのソースに接続された第1の半導体層を前記他の部分と同一の半導体層から形成する工程を有し、前記コントロールゲートを形成する工程は、前記第1の半導体層上に第2の半導体層を前記コントロールゲートと同一の半導体層から形成する工程を有することを特徴とする請求項5に記載の不揮発性半導体記憶装置の製造方法。

【請求項7】 前記第1の半導体層を形成する工程は、前記第1の半導体層に不純物を導入することにより、前記第1の半導体層を低抵抗化する工程を有することを特徴とする請求項6に記載の不揮発性半導体記憶装置の製造方法。

【請求項8】 前記フローティングゲートの一部を形成する工程は、前記セレクトトランジスタのゲートと同時に前記半導体層をパターニングする工程を有することを特徴とする請求項5乃至7のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。

【請求項9】 前記フローティングゲートの一部を形成する工程は、前記セレクトトランジスタのゲートを形成した後に行われることを特徴とする請求項5 乃至7のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。

【請求項10】 行方向に配列した前記セレクトトランジスタのソースを共通接続するソース線を形成する工程と、列方向に配列した前記メモリセルトランジスタのドレインを共通接続するビット線を形成する工程と、を有することを特徴とする請求項5乃至9のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はフラッシュメモリ等に使用される不揮発性半導体記憶装置に関し、特に、メモリセル容量の向上を図った不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】

従来、不揮発性半導体記憶装置には、1個のユニットセルに1個のメモリセルトランジスタが設けられたもの、1個のユニットセルに1個のメモリセルトランジスタ及び1個のセレクトトランジスタが設けられたもの等種々のものがある。

[0003]

図22(a) 乃至(c) は1個のユニットセルに1個のメモリセルトランジスタ及び1個のセレクトトランジスタが設けられた従来の不揮発性半導体記憶装置の製造方法を工程順に示す断面図である。また、図23は図22(a) 乃至(c) に示す方法により製造された不揮発性半導体記憶装置を示すレイアウト図である。なお、図22に示す断面図は、図23中のD-D線に沿った位置の断面を示している。

[0004]

この従来の製造方法では、先ず、シリコン基板101の表面に複数の素子分離 用のフィールド絶縁膜104を島状に形成する。次いで、図22(a)に示すように、シリコン基板101の表面を熱酸化することにより、活性領域となる領域にトンネルゲート酸化膜105を形成する。更に、トンネルゲート酸化膜105 上にポリシリコン膜106を堆積する。次に、ポリシリコン膜106のうちメモリセルトランジスタのゲートとなる部分をスリット状にエッチングする。

[0005]

次いで、図22(a)に示すように、ポリシリコン膜106上に順次酸化膜、 窒化膜及び酸化膜を堆積することによりONO膜115を形成する。その後、全 面にポリシリコン膜116を堆積する。更に、ポリシリコン膜116上にフォト レジスト117を形成し、このフォトレジスト117を各トランジスタのゲート 電極の形状にパターニングする。

[0006]

そして、図22(b)に示すように、フォトレジスト117をマスクとして、ポリシリコン膜116、ONO膜115、ポリシリコン膜106及びトンネルゲート酸化膜105を順次セルフアライメントでエッチングにより除去する。次いで、シリコン基板101にN型不純物、例えばヒ素(As)をイオン注入することにより、活性領域としてN⁺拡散層109を形成する。N⁺拡散層109のうち、図22(b)におけるN⁺拡散層109aはソース拡散層となり、N⁺拡散層109bはドレイン拡散層となる。その後、全面に酸化膜を堆積し、これをエッチバックすることにより、サイドウォール118を形成する。次に、高濃度のイオン注入を行うことにより、LDD構造のトランジスタを形成する。なお、N⁺拡散層109aを挟む2個のトランジスタにおいては、ONO膜115を挟むポリシリコン膜106及び116を短絡させておく。

[0007]

続いて、図22(c)に示すように、層間絶縁膜119を全面に堆積し、これにドレインとなるN⁺拡散層109bまで達するコンタクトホール120を形成し、このコンタクトホール120内に配線層121を埋め込み、更に横方向で配線層121を共通接続する配線層122をビット線として形成する。

[0008]

図24(a)乃至(d)は1個のユニットセルに1個のメモリセルトランジスタが設けられた従来の不揮発性半導体記憶装置の製造方法を工程順に示す断面図である。また、図25は図24(a)乃至(d)に示す方法により製造された不揮発性半導体記憶装置を示すレイアウト図である。なお、図24に示す断面図は、図25中のE-E線に沿った位置の断面を示している。

[0009]

この従来の製造方法では、先ず、シリコン基板 1 5 1 の表面に横方向に延びる 複数の素子分離用のフィールド絶縁膜 1 5 4 をライン状に形成する。次いで、図 2 4 (a)に示すように、シリコン基板 1 5 1 の表面を熱酸化することにより、 活性領域となる領域にトンネルゲート酸化膜 1 5 5 を形成する。更に、トンネル ゲート酸化膜155上にポリシリコン膜156を堆積し、ライン状に形成したフィールド絶縁膜154上のポリシリコン膜156をスリット状にエッチングによって除去する。次いで、ポリシリコン膜156上に順次酸化膜、窒化膜及び酸化膜を堆積することにより〇NO膜165を形成する。その後、全面にポリシリコン膜166を堆積する。更に、ポリシリコン膜166上にフォトレジスト167を形成し、このフォトレジスト167を各メモリセルトランジスタのゲート電極の形状にパターニングする。

[0010]

そして、図24(b)に示すように、フォトレジスト167をマスクとして、ポリシリコン膜166、ONO膜165及びポリシリコン膜156、トンネルゲート酸化膜155を順次セルフアライメントでエッチングにより除去する。次いで、シリコン基板151にN型不純物、例えばヒ素(As)をイオン注入することにより、活性領域としてN⁺拡散層159を形成する。N⁺拡散層159のうち、図24(b)におけるN⁺拡散層159aはソース拡散層となり、N⁺拡散層159はドレイン拡散層となる。その後、全面に酸化膜を堆積し、これをエッチバックすることにより、サイドウォール168を形成する。次に、高濃度のイオン注入を行うことにより、LDD構造のトランジスタを形成する。

[0011]

次いで、図24(c)に示すように、全面にシリコン酸化膜161を堆積する

[0012]

続いて、図24(d)に示すように、ドレイン、ソース領域上のシリコン酸化膜161にN+拡散層159に到達する開口部を形成した後、全面にポリシリコン膜163を堆積する。そして、ポリシリコン膜163を、ドレイン領域上には個々の開口部にポリシリコンの座163aを配置するように、ソース領域上にはワード線と平行にポリシリコン膜163bで接続し共通ソース線となるようにパターニングする。その後、層間絶縁膜169を全面に堆積し、ポリシリコンの座163aに到達するコンタクトホール170を形成し、このコンタクトホール170内に配線層171を埋め込み、更に横方向で配線層171を共通接続する配

線層172をビット線として形成する。

[0013]

これらの方法により製造された不揮発性半導体記憶装置においては、今後、素子の微細化及び低電圧化が行われていく中で、メモリセルトランジスタのコントロールゲートとフローティングゲートとの間の容量が小さく、十分な結合容量を得ることができない。このため、その動作には高い電圧が必要となり、近時の動作電圧の低減の要請に対応することができず、動作電圧を生成する昇圧回路の面積増大及び昇圧回路を生成する工程の増大につながる。また、ゲート酸化膜及びONO膜を薄膜化することによって結合容量を向上させることは可能であるが、この方法では、リーク電流の発生等によってメモリセルの信頼性を損なう虞があるため、薄膜化には制限がある。

[0014]

一方、1個のユニットセルに1組のソース領域及びドレイン領域、2つのチャネル領域を設け、一方のチャネル領域に対して下から順に選択ゲート、浮遊ゲート及び制御ゲートを設け、他方のチャネル領域において前記浮遊ゲートをゲートとして使用するAND(アンド)方式の半導体不揮発性メモリが提案されている(特開平9-129759号公報)。図26は特開平9-129759号公報に記載された従来の半導体不揮発性メモリを示す断面図である。

[0015]

この公報に提案された従来の半導体不揮発性メモリにおいては、図26に示すように、半導体基板201の表面にソース領域202及びドレイン領域203が形成され、ソース領域202及びドレイン領域203に挟まれたチャネル領域上でソース領域202側に偏った位置にゲート絶縁膜211を介して選択ゲート204が形成され、ドレイン領域203側に偏った位置にゲート絶縁膜12を介して浮遊ゲート205が形成されている。浮遊ゲート205は絶縁膜214を介して選択ゲート204の上方まで延出している。そして、これらが絶縁膜213に被覆され、この絶縁膜213上に制御ゲート206が形成されている。

[0016]

このように構成された従来の半導体不揮発性メモリによれば、制御ゲート20

6と浮遊ゲート205とが重なり合う面積が浮遊ゲート205と選択ゲート204とが重なり合う面積よりも大きくなるので、ユニットセルの面積を増大することなく結合容量を大きくすることが可能である。また、1個のドレインコンタクトが、例えば128個のユニットセルにより共有されるので、セル面積の低減が可能である。

[0017]

【発明が解決しようとする課題】

しかしながら、図26に示す従来の半導体不揮発性メモリにおいては、浮遊ゲート205及び選択ゲート204を形成するために、ポリシリコン膜を一括してパターニングする際に、ドレイン側半導体基板201までもエッチングすることになり、この領域に欠陥が発生し、ドレイン領域203を構成する拡散層におけるリーク電流の発生により誤動作を行う虞がある。一方、これを防止するために浮遊ゲート205及び選択ゲート204を別工程で形成する場合には、目ずればらつきが発生して特性がばらつきやすくなるので、微細化には不向きである。また、ゲート酸化膜12を有するトランジスタのチャネル長及びゲート酸化膜11を有するトランジスタのチャネル長もばらつきやすくなるので、特性がばらつくという問題点がる。また、AND方式の半導体不揮発性メモリでは、多数のトランジスタのドレイン及びソースが共通の拡散層で形成され、その拡散層の端部で配線層に接続されているため、ソース及びドレインにおける寄生抵抗が大きいという問題点もある。

[0018]

本発明はかかる問題点に鑑みてなされたものであって、リーク電流による誤動作、特性のばらつき及び製造のばらつきを防止しながらフローティングゲートとコントロールゲートとの間の結合容量を増大させて動作電圧を下げることができる不揮発性半導体記憶装置及びその製造方法を提供することを目的とする。

[0019]

【課題を解決するための手段】

本発明に係る不揮発性半導体記憶装置は、フローティングゲート及びコントロールゲートを備えたメモリセルトランジスタ並びにこのメモリセルトランジスタ

のソースにドレインが接続されたセレクトトランジスタを有するユニットセルが 格子状に配列してメモリセルアレイを有する不揮発性半導体記憶装置において、 前記フローティングゲート及びコントロールゲートは前記セレクトトランジスタ のゲートの上方まで延出していることを特徴とする。

[0020]

本発明に係る他の不揮発性半導体記憶装置は、フローティングゲート及びコントロールゲートを備えたメモリセルトランジスタ並びにこのメモリセルトランジスタのソースにドレインが接続されたセレクトトランジスタを有するユニットセルが格子状に配列してメモリセルアレイを有する不揮発性半導体記憶装置において、前記フローティングゲートの一部及び前記セレクトトランジスタのゲートを構成する第1の半導体層と、前記メモリセルトランジスタにおいて前記第1の半導体層上に形成されて前記フローティングゲートの他の一部を構成し前記セレクトトランジスタのゲートの上方まで延出する第2の半導体層と、前記セレクトトランジスタにおいて前記第1及び第2の半導体層間を絶縁する第1の絶縁層と、前記第2の半導体層上に形成された第2の絶縁層と、この第2の絶縁層上に形成され前記コントロールゲートを構成する第3の半導体層と、を有することを特徴とする。

[0021]

本発明においては、フローティングゲート及びコントロールゲートがセレクトトランジスタのゲートの上方まで延出しているので、フローティングゲート及びコントロールゲート間に大きな結合容量を確保することが可能であり、これにより、誤動作を防止しながら動作電圧を低下させることが可能となる。また、ユニットセルには、メモリセルトランジスタ及びセレクトトランジスタが設けられているが、これらのゲートはセルフアライメントによるパターニングで形成することが可能であるため、目ずれ等による特性のばらつきを防止することができる。

[0022]

なお、不揮発性半導体記憶装置に、行方向に配列した前記セレクトトランジス タのソースを共通接続するソース線と、前記セレクトトランジスタ毎にそのソースと前記ソース線とを接続する半導体層と、を設けることにより、セルサイズの 11

縮小及び工程数の低減が可能となる。

[0023]

更に、列方向で隣り合う前記メモリセルトランジスタ間で一のドレイン拡散層を共有するNOR(ノア)方式とすることにより、2個のメモリトランジスタ毎に低抵抗の配線と接続することが可能となるので、寄生抵抗を低減し、高速のランダム読み出しが可能となる。

[0024]

本発明に係る不揮発性半導体記憶装置の製造方法は、フローティングゲート及びコントロールゲートを備えたメモリセルトランジスタ並びにこのメモリセルトランジスタのソースにドレインが接続されたセレクトトランジスタを有するユニットセルが格子状に配列してメモリセルアレイを有する不揮発性半導体記憶装置の製造方法において、前記フローティングゲートの一部を前記セレクトトランジスタのゲートと同一の半導体層から形成する工程と、前記フローティングゲートの他の部分を前記セレクトトランジスタのゲートの上方まで延出するように形成する工程と、前記コントロールゲートを平面視で前記フローティングゲートと重なり合うように形成する工程と、を有することを特徴とする。

[0025]

なお、前記フローティングゲートの他の部分を形成する工程は、前記セレクトトランジスタのソースに接続された第1の半導体層を前記他の部分と同一の半導体層から形成する工程を有し、前記コントロールゲートを形成する工程は、前記第1の半導体層上に第2の半導体層を前記コントロールゲートと同一の半導体層から形成する工程を有することができる。このような製造方法によれば、セレクトトランジスタのソースコンタクトの形成のための工程数が低減される。このとき、前記第1の半導体層を形成する工程は、前記第1の半導体層に不純物を導入することにより、前記第1の半導体層を低抵抗化する工程を有してもよい。

[0026]

また、前記フローティングゲートの一部を形成する工程は、前記セレクトトランジスタのゲートと同時に前記半導体層をパターニングする工程を有してもよく 、前記セレクトトランジスタのゲートを形成した後に行われてもよい。

[0027]

更に、行方向に配列した前記セレクトトランジスタのソースを共通接続するソース線を形成し、列方向に配列した前記メモリセルトランジスタのドレインを共通接続するビット線を形成することができる。

[0028]

【発明の実施の形態】

以下、本発明の実施例に係る不揮発性半導体記憶装置及びその製造方法について、添付の図面を参照して具体的に説明する。図1は本発明の実施例により製造する不揮発性半導体記憶装置を示す回路図である。

[0029]

本発明の実施例により製造される不揮発性半導体記憶装置においては、複数個のユニットセルUCが格子状に配列している。1個のユニットセルUCは、例えば1個のメモリセルトランジスタMTrと1個のセレクトトランジスタSTrとから構成されている。列方向で隣り合う2個のユニットセルUC間ではメモリセルトランジスタMTrとセレクトトランジスタSTrとが線対称に配置されており、行をなすユニットセルUC間では、メモリセルトランジスタMTrとセレクトトランジスタSTrとの横方向の位置は一致している。このようにして、ユニットセルUCはNOR方式で配列されている。

[0030]

メモリセルトランジスタMTrには、コントロールゲート及びフローティングゲートが設けられており、行をなすメモリセルトランジスタMTrの各コントロールゲートは行方向に延びるワード線WLに共通接続されている。また、行をなすセレクトトランジスタSTrの各ゲートは行方向に延びるセレクトゲート線SGに共通接続されている。更に、行をなすセレクトトランジスタSTrの各ソースは行方向に延びるソース線SLに共通接続されている。このソース線SLは隣り合うセレクトトランジスタSTr間で共有されている。

[0031]

また、列をなすメモリセルトランジスタMTrの各ドレインは列方向に延びるビット線BLに共通接続されている。

[0032]

ソース線SLには電圧Vsが供給され、セレクトゲート線SGには電圧Vsgが供給され、ワード線WLには電圧Vcgが供給され、メモリセルトランジスタMTrにおけるデータの読出及び書込はビット線BLを介して行われる。

[0033]

図2(a)乃至(c)、図3(a)乃至(c)及び図4(a)乃至(c)は本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す断面図である。また、図5(a)及び(b)、図6(a)及び(b)並びに図7は本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示すレイアウト図である。なお、図2乃至図4に示す断面図は、図5乃至図7中のA-A線に沿った位置の断面を示している。

[0034]

第1の実施例においては、先ず、図2(a)に示すように、P型シリコン基板 1の表面にシリコン酸化膜 2を形成する。次いで、例えばホウ素(B)を 100 ke V程度の注入エネルギ、 10^{13} 原子 $/cm^2$ 程度のドーズ量でP型シリコン 基板 1にイオン注入する。続けて、1000 C程度の温度で熱処理する。

[0035]

この結果、図2(b)に示すように、シリコン酸化膜2の下にPウェル3が形成される。このPウェル3にユニットセルUCが格子状に配列したメモリセルアレイが形成される。次に、P型シリコン基板1の表面に複数の素子分離用のフィールド絶縁膜4をワード線WLと直交するように形成する。このとき、フィールド絶縁膜4は、図5(a)に示すように、例えば縦横に規則的に配置してもよく、図21(a)に示すように、横方向に延びる線状に規則的に配置してもよい。また、フィールド絶縁膜4の厚さは、例えば4000万至8000Å程度である

[0036]

次いで、図2(b)に示すように、P型シリコン基板1の表面を800万至900℃程度で熱酸化することにより、活性領域となる領域に厚さが、例えば100Å程度のトンネルゲート酸化膜5を形成する。更に、トンネルゲート酸化膜5

上にポリシリコン膜6を減圧CVD(化学的気相成長)法により堆積する。ポリシリコン膜6の膜厚は、例えば1000万至2000Å程度であり、後の工程によりメモリセルトランジスタMTrのフローティングゲートの一部及びセレクトトランジスタSTrのゲートとなる。次いで、ポリシリコン膜6に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜6を低抵抗化する。その後、ポリシリコン膜6上にシリコン窒化膜7を減圧CVD法により堆積する。シリコン窒化膜7の厚さは、例えば1000万至2000Å程度である。続いて、シリコン窒化膜7上にフォトレジスト8を形成し、これをリソグラフィ技術によってゲートが形成される予定の領域に残存するようにパターニングする。このとき、ゲートが形成される予定の領域は、1個のフィールド絶縁膜4に対し4箇所存在し、外側2個がセレクトトランジスタSTrとなり、内側2個がメモリセルトランジスタMTrとなる。

[0037]

そして、図2(c)及び図5(b)に示すように、レジスト8をマスクとして、シリコン窒化膜7、ポリシリコン膜6及びトンネルゲート酸化膜5をフィールド絶縁膜4に垂直な方向に順次エッチングする。更に、露出したP型ウェル5にN型不純物、例えばヒ素(As)を50keVの注入エネルギ、 10^{15} 原子/cm²程度のドーズ量でイオン注入することにより、活性領域としてN⁺拡散層9を形成する。N⁺拡散層9のうち、図2(c)におけるN⁺拡散層9aはソース拡散層となり、N⁺拡散層9bはドレイン拡散層となる。

[0038]

次に、全面にシリコン窒化膜を、例えば1000乃至2000Å程度の厚さで堆積し、これに異方性エッチングを施すことにより、図3(a)に示すように、残存するポリシリコン膜6等の側方に窒化膜からなるサイドウォール10を形成する。更に、全面にシリコン酸化膜11を、例えば3000万至5000Å程度の厚さで堆積し、これをポリシリコン膜6上のシリコン窒化膜7が露出するまでCMP(化学的機械研磨)技術によるエッチングにより除去する。なお、図2(c)に示す先のヒ素のイオン注入時において、注入エネルギを40keV、ドーズ量を10¹³原子/cm²とし、サイドウォール10の形成後に、更にヒ素を、

例えば50 ke Vの注入エネルギ、 10^{15} 原子 $/\text{ cm}^2$ のドーズ量でイオン注入 することによりソース及びドレインをLDD (Lightly doped Drain) 構造としてもよい。

[0039]

次いで、図3(b)に示すように、全面にフォトレジスト12を形成し、メモリセルトランジスタMTrが形成される予定の領域内のフォトレジスト12をリソグラフィ技術によってパターニングする。そして、フォトレジスト12をマスクとして、露出したシリコン窒化膜7をエッチングにより除去する。

[0040]

その後、図3(c)に示すように、フォトレジスト12を剥離し、全面にポリシリコン膜13を減圧CVD法により堆積する。ポリシリコン膜13の膜厚は、例えば1000万至2000Å程度である。次いで、ポリシリコン膜13に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜13を低抵抗化する。

[0041]

続いて、図6(a)に示すように、ポリシリコン膜13上にフォトレジスト14を形成し、これを平面視で1個のフィールド絶縁膜4について内側2個のポリシリコン膜6と交差するスリット状の開口部14aを有する形状にリソグラフィ技術によりパターニングする。そして、フォトレジスト14をマスクとして、フィールド絶縁膜4上のポリシリコン膜6及び13をスリット状にエッチングにより除去する。

[0042]

次に、図4(a)に示すように、全面に第1のHTO膜(高温酸化膜)、シリコン窒化膜及び第2のHTO膜を順次堆積することにより、ONO膜15を形成する。ONO膜15は、メモリセルトランジスタMTrにおけるフローティングゲートとコントロールゲートとの間の絶縁膜となる。第1のHTO膜は、高温の減圧CVD法により、例えば60Å程度の厚さに形成することができる。シリコン窒化膜は、減圧CVD法により、例えば80Å程度の厚さに形成することができる。第2のHTO膜は、高温の減圧CVD法により、例えば100Å程度の厚きる。第2のHTO膜は、高温の減圧CVD法により、例えば100Å程度の厚

さに形成することができる。更に、ONO膜15上にポリシリコン膜16を減圧 CVD法により堆積する。ポリシリコン膜16の厚さは、例えば1000乃至2000 A程度である。次いで、ポリシリコン膜16に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜16を低抵抗化する。次いで、ポリシリコン膜16上にフォトレジスト17を形成し、このフォトレジスト17をメモリセルトランジスタMTr上からセレクトトランジスタSTrを覆う形状又はセレクトトランジスタSTrまでかかる形状に残存するようにパターニングする。なお、リンのドーピングの後にタングステンシリサイド(WSi)膜を形成することにより、ゲートをポリサイド構造としてもよい。

[0043]

そして、図4(b)及び図6(b)に示すように、フォトレジスト17をマスクとして、ポリシリコン膜16、ONO膜15及びポリシリコン膜13を順次エッチングにより除去する。図6(b)において、点線で囲まれている領域内でメモリセルトランジスタMTrのフローティングゲートとコントロールゲートとが重なり合っている。

[0044]

ここで、周辺回路領域で論理回路を構成するトランジスタのゲート電極(図示せず)を通常の方法により形成し、周辺回路領域に低濃度のイオン注入を行う。

[0045]

その後、全面にシリコン酸化膜を堆積し、これをエッチバックすることにより、周辺回路領域におけるゲート電極の側方にサイドウォール(図示せず)を形成する。これと同時に、図4(c)に示すように、ポリシリコン膜16、ONO膜15及びポリシリコン膜13の側方に酸化膜からなるサイドウォール18が形成される。更に、周辺回路領域において、サイドウォールをマスクとして高濃度のイオン注入を行うことにより、LDD構造のトランジスタを形成する。更に、全面にCVD法により、例えばBPSG(ホウ素ーリンケイ酸ガラス:Boron-doped Phosphor-Silicate Glass)膜からなる層間絶縁膜19を堆積する。層間絶縁膜19の厚さは、例えば8000万至10000Å程度である。次に、図7に示すように、層間絶縁膜19及びシリコン酸化膜11にN+拡散層9bまで達する

コンタクトホール20を形成し、このコンタクトホール20内に配線層21を埋め込み、更に横方向で配線層21を共通接続する配線層22をビット線BLとして形成する。配線層21及び22は、例えばアルミニウム合金からなり、配線層22の厚さは、例えば4000万至6000Å程度である。ソースはN⁺拡散層9aにより共通にソース線を形成している。また、列方向(図4(c)では横方向)で隣り合うメモリセルトランジスタ間でN⁺拡散層9b及び配線層21が共有されている。

[0046]

また、コンタクトホール 20 を形成すると同時に、数ピットおきにソースとなる N^+ 拡散層 9 a にもコンタクトホール(図示せず)を開口し、配線層 21 で埋め込む。配線層 22 の座を設けておき、更に全面に層間絶縁膜を形成し、この層間絶縁膜に先のソース領域上に形成した配線層 22 の座に到達するようにコンタクトホール 23 を形成し、配線層(図示せず)で埋め込み、配線層で共通接続することにより、 N^+ 拡散層のみで形成した場合よりも、共通ソース線の抵抗を下げることも可能である。

[0047]

その後、全面をPSG等のパッシベーション膜で被覆する。

[0048]

このようにして製造された不揮発性半導体装置においては、メモリセルトランジスタMTrにおけるフローティングゲートとコントロールゲートとの重なり幅がそのチャネル幅よりも著しく大きいので、大きな容量比を確保することができる。このため、動作電圧を下げても十分に動作させることが可能である。また、各ポリシリコン膜はセルフアライメントでパターニングされているので、目ずれ等による特性のばらつきは生じない。更に、基板1及びウェル3等にダメージを与える工程は存在しないので、従来のようなリーク電流の発生による誤動作を防止することができる。

[0049]

図8(a)は第1の実施例により製造された不揮発性半導体記憶装置における コントロールゲートとフローティングゲートとの重なりを示すレイアウト図、(b) は図22及び図23に示す従来の方法により製造された不揮発性半導体記憶装置におけるコントロールゲートとフローティングゲートとの重なりを示すレイアウト図である。フィールド絶縁膜の間隔を0.4 μ m、フローティングゲートとフィールド絶縁膜との重なり幅を0.2 μ m、フローティングゲート及びセレクトゲートの幅を0.4 μ m、フローティングゲートとセレクトゲートとの間隔を0.2 μ mとすると、第1の実施例におけるコントロールゲート(ワード線)の幅は1.0 μ m、従来の方法におけるそれは0.4 μ mとなる。このため、第1の実施例によれば、フローティングゲートとコントロールゲートとの重なり面積は、下記数式1で表されるように0.8(μ m²)となるのに対し、従来の方法では、下記数式2で表されるように0.32(μ m²)にすぎない。つまり、第1の実施例によれば、重なり面積を2.5倍に大きくすることができる。

[0050]

【数1】

 $(0.4+0.2+0.4) \times (0.2+0.2+0.4) = 0.80$ [0051]

【数2】

 $0.4 \times (0.2+0.2+0.4) = 0.32$

[0052]

更に、データの書込をFNトンネリング(チャネル注入)により行い、データの消去をFNトンネリング(チャネル引き抜き)により行う場合、従来の方法により製造された不揮発性半導体記憶装置では、表1に示す動作電圧が必要とされるが、第1の実施例により製造された不揮発性半導体記憶装置では、表2に示す動作電圧があれば十分である。

[0053]

【表1】

	V d	V c g	V s g	V s
書込	0 V	2 0	-1	0
消去	OPEN	-20	1	0
読出	1	0	2	GND

[0054]

【表2】

	V d	Vсg	Vsg	V s
書込	0	1 4	-1	0
消去	OPEN	-14	1	0
読出	1	0	2	GND

[0055]

また、データの書込をチェネルホットエレクトロン (CHE) により行い、データの消去をFNトンネリング (ソース引き抜き) により行う場合、従来の方法 により製造された不揮発性半導体記憶装置では、表3に示す動作電圧が必要とされるが、第1の実施例により製造された不揮発性半導体記憶装置では、表4に示す動作電圧があれば十分である。

[0056]

【表3】

	V d	Vсg	Vsg	V s
書込	5	1 6	2	0
消去	OPEN	-15	0	5
読出	1	0	2	GND

[0057]

1 7

【表4】

	V d	Vсg	Vsg	V s
書込	5	1 0	2	0
消去	OPEN	-9	0	5
読出	1	0	2	GND

[0058]

このように、いずれの方式を採用しても、動作電圧を下げることが可能である

[0059]

次に、本発明の第2の実施例について説明する。図9(a)乃至(c)、図1 0(a)乃至(c)、図11(a)乃至(c)及び図12(a)乃至(c)は本 発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す断 面図である。また、図13(a)及び(b)、図14(a)及び(b)並びに図 15は本発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順 に示すレイアウト図である。なお、図9乃至図12に示す断面図は、図13乃 至図15中のB-B線に沿った位置の断面を示している。

[0060]

第2の実施例においては、先ず、図9(a)に示すように、P型シリコン基板 1 の表面にシリコン酸化膜 2 を形成する。次いで、例えばホウ素(B)を 1 0 0 k e V程度の注入エネルギ、1 0 13 原子/ c m 2 程度のドーズ量で P型シリコン 基板 1 にイオン注入する。続けて、1 0 0 0 $\mathbb C$ 程度の温度で熱処理する。

[0061]

この結果、図9(b)に示すように、シリコン酸化膜2の下にPウェル3が形成される。このPウェル3にメモリセルアレイが形成される。次に、P型シリコン基板1の表面に複数の素子分離用のフィールド絶縁膜4をワード線WLに直交するように形成する。このとき、フィールド絶縁膜4は、図13(a)に示すように、例えば縦横に規則的に配置してもよく、図21(a)に示すように、横方向に延びる線状に規則的に配置してもよい。また、フィールド絶縁膜4の厚さは

、例えば4000乃至8000Å程度である。

[0062]

次いで、図9(b)に示すように、P型シリコン基板1の表面を800万至900℃程度で熱酸化することにより、活性領域となる領域に厚さが、例えば100Å程度のトンネルゲート酸化膜5を形成する。更に、トンネルゲート酸化膜5上にポリシリコン膜6を減圧CVD法により堆積する。ポリシリコン膜6の膜厚は、例えば1000万至2000Å程度であり、後の工程によりメモリセルトランジスタMTrのフローティングゲートの一部及びセレクトトランジスタSTrのゲートとなる。次いで、ポリシリコン膜6に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜6を低抵抗化する。その後、ポリシリコン膜6上にシリコン窒化膜7を減圧CVD法により堆積する。シリコン窒化膜7の厚さは、例えば1000万至2000Å程度である。続いて、シリコン窒化膜7上にフォトレジスト8を形成し、これをリソグラフィ技術によってゲート電極が形成される予定の領域に残存するようにパターニングする。このとき、ゲート電極が形成される予定の領域は、1個のフィールド絶縁膜4に対し4箇所存在し、外側2個がセレクトトランジスタSTrとなり、内側2個がメモリセルトランジスタMTrとなる。

[0063]

そして、図9(c)及び図13(b)に示すように、レジスト8をマスクとして、シリコン窒化膜7、ポリシリコン膜6及びトンネルゲート酸化膜5をフィールド絶縁膜4に垂直な方向に順次エッチングする。更に、露出したP型ウェル5にN型不純物、例えばヒ素(As)を50keVの注入エネルギ、10 15 原子/cm 2 程度のドーズ量でイオン注入することにより、活性領域としてN $^{+}$ 拡散層9を形成する。N $^{+}$ 拡散層9のうち、図9(c)におけるN $^{+}$ 拡散層9aはソース拡散層となり、N $^{+}$ 拡散層9bはドレイン拡散層となる。

[0064]

次に、全面にシリコン窒化膜を、例えば1000万至2000Å程度の厚さで 堆積し、これに異方性エッチングを施すことにより、図10(a)に示すように 、残存するポリシリコン膜6等の側方に窒化膜からなるサイドウォール10を形 成する。更に、全面にシリコン酸化膜 11 を、例えば 3000 乃至 5000 Å程度の厚さで堆積し、これをポリシリコン膜 6 上のシリコン窒化膜 7 が露出するまで CMP 技術によるエッチングにより除去する。なお、図 9 (c) に示す先のヒ素のイオン注入時において、注入エネルギを 40 ke V、ドーズ量を 10^{13} 原子/ cm^2 とし、サイドウォール 10 の形成後に、更にヒ素を、例えば 50 ke V の注入エネルギ、 10^{15} 原子/ cm^2 のドーズ量でイオン注入することによりソース及びドレインを LDD 構造としてもよい。

[0065]

次いで、図10(b)に示すように、全面にフォトレジスト23を形成し、N +拡散層9a上のフォトレジスト12aをリソグラフィ技術によってパターニングする。そして、フォトレジスト12aをマスクとして、露出したシリコン酸化膜11をエッチングにより除去する。

[0066]

その後、図10(c)に示すように、全面にフォトレジスト12bを形成し、 メモリセルトランジスタMTrが形成される予定の領域内のフォトレジスト12 bをリソグラフィ技術によってパターニングする。そして、フォトレジスト12 bをマスクとして、露出したシリコン窒化膜7をエッチングにより除去する。

[0067]

次に、図11(a)に示すように、フォトレジスト12bを剥離し、全面にポリシリコン膜13を減圧CVD法により堆積する。ポリシリコン膜13の膜厚は、例えば1000乃至2000Å程度である。次いで、ポリシリコン膜13に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜13を低抵抗化する。

[0068]

続いて、図14(a)に示すように、ポリシリコン膜13上にフォトレジスト14を形成し、これを平面視で1個のフィールド絶縁膜4について内側2個のポリシリコン膜6と交差するスリット状の開口部14aを有する形状にリソグラフィ技術によりパターニングする。そして、フォトレジスト14をマスクとして、フィールド絶縁膜4上のポリシリコン膜6及び13をスリット状にエッチングに

より除去する。

[0069]

次に、図11(a)に示すように、全面に第1のHTO膜、シリコン窒化膜及び第2のHTO膜を順次堆積することにより、ONO膜15を形成する。ONO膜15は、メモリセルトランジスタにおけるフローティングゲートとコントロールゲートとの間の絶縁膜となる。第1のHTO膜は、高温の減圧CVD法により、例えば60Å程度の厚さに形成することができる。シリコン窒化膜は、減圧CVD法により、例えば80Å程度の厚さに形成することができる。第2のHTO膜は、高温の減圧CVD法により、例えば100Å程度の厚さに形成することができる。

[0070]

次いで、図11(b)に示すように、フォトレジスト12aと同様の形状のフォトレジスト25をONO膜15上に形成し、これをマスクとしてN⁺拡散層9a上のONO膜15をエッチングにより除去する。更に、フォトレジスト25をマスクとして、ポリシリコン膜13に、例えばリンを熱拡散又はイオン注入法等により再度ドーピングすることにより、ポリシリコン膜13をより低抵抗化する。このときの注入エネルギは、例えば40keVであり、ドーズ量は、例えば10¹⁴原子/cm²である。この部分のポリシリコン膜13が共通ソースコンタクトとなる。

[0071]

更に、図11(c)に示すように、全面にポリシリコン膜16を減圧CVD法により堆積する。ポリシリコン膜16の厚さは、例えば1000万至2000Å程度である。次いで、ポリシリコン膜16に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜16を低抵抗化する。その後、タングステンシリサイド(WSi)膜を形成することにより、ゲートをポリサイド構造としてもよい。

[0072]

次いで、図12(a)に示すように、ポリシリコン膜16上にフォトレジスト26を形成し、このフォトレジスト26をメモリセルトランジスタMTr上から

セレクトトランジスタSTrまでかかり、更にN⁺拡散層 9 a 上のポリシリコン 膜 1 6 を覆う形状に残存するようにパターニングする。

[0073]

そして、図12(b)及び図14(b)に示すように、フォトレジスト26をマスクとして、ポリシリコン膜16、ONO膜15及びポリシリコン膜13を順次エッチングにより除去する。図14(b)において、点線で囲まれている領域内でメモリセルトランジスタMTrのフローティングゲートとコントロールゲートとが重なり合っている。

[0074]

ここで、周辺回路領域で論理回路を構成するトランジスタのゲート電極(図示せず)を通常の方法により形成し、周辺回路領域に低濃度のイオン注入を行う。

[0075]

その後、全面にシリコン酸化膜を堆積し、これをエッチバックすることにより、周辺回路領域におけるゲート電極の側方にサイドウォール(図示せず)を形成する。これと同時に、図12(b)に示すように、ポリシリコン膜16、ONO膜15及びポリシリコン膜13の側方に酸化膜からなるサイドウォール18が形成される。更に、周辺回路領域において、サイドウォールをマスクとして高濃度のイオン注入を行うことにより、LDD構造のトランジスタを形成する。

[0076]

更に、図12(c)に示すように、全面にCVD法により、例えばBPSG膜からなる層間絶縁膜19を堆積する。層間絶縁膜19の厚さは、例えば8000乃至1000人程度である。次に、図15に示すように、層間絶縁膜19及びシリコン酸化膜11にN⁺拡散層9bまで達するコンタクトホール20を形成し、このコンタクトホール20内に配線層21を埋め込み、更に横方向で配線層21を共通接続する配線層22をビット線BLとして形成する。配線層21及び22は、例えばアルミニウム合金からなり、配線層22の厚さは、例えば4000乃至6000人程度である。ソースはN⁺拡散層9aにより共通にソース線を形成している。また、列方向(図12(c)では横方向)で隣り合うメモリセルトランジスタ間でN⁺拡散層9b及び配線層21が共有されている。

[0077]

また、コンタクトホール20を形成すると同時に、数ビットおきにソースとなるN⁺拡散層9aにもコンタクトホール(図示せず)を開口し、配線層21で埋め込む。配線層22の座を設けておき、更に全面に層間絶縁膜を形成し、この層間絶縁膜に先のソース領域上に形成した配線層22の座に到達するようにコンタクトホール23を形成し、配線層(図示せず)で埋め込み、配線層で共通接続することにより、N⁺拡散層のみで形成した場合よりも、共通ソース線の抵抗を下げることも可能である。

[0078]

その後、全面をPSG等のパッシベーション膜で被覆する。

[0079]

このような第2の実施例によれば、第1の実施例による効果の他に、セレクトトランジスタSTrのソースコンタクトをメモリセルトランジスタMTrのフローティングゲートの一部及びコントロールゲートの形成と同時に形成しているので、工程数を低減できるという効果が得られる。

[0080]

次に、本発明の第3の実施例について説明する。図16(a)乃至(c)、図17(a)乃至(c)及び図18(a)乃至(c)は本発明の第3の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す断面図である。また、図19(a)及び(b)並びに図20(a)乃至(c)は本発明の第3の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示すレイアウト図である。なお、図16乃至図18に示す断面図は、図19及び図20中のC-C線に沿った位置の断面を示している。

[0081]

第3の実施例においては、先ず、図16(a)に示すように、P型シリコン基板1の表面にシリコン酸化膜2を形成する。次いで、例えばホウ素(B)を100keV程度の注入エネルギ、 10^{13} 原子/ cm^2 程度のドーズ量でP型シリコン基板1にイオン注入する。続けて、1000C程度の温度で熱処理する。

[0082]

この結果、図16(b)に示すように、シリコン酸化膜2の下にPウェル3が 形成される。このPウェル3にメモリセルアレイが形成される。次に、P型シリ コン基板1の表面に複数の素子分離用のフィールド絶縁膜4をワード線WLに直 交するように形成する。このとき、フィールド絶縁膜4は、図19(a)に示す ように、例えば縦横に規則的に配置してもよく、図21(a)に示すように、横 方向に延びる線状に規則的に配置してもよい。また、フィールド絶縁膜4の厚さ は、例えば4000乃至8000Å程度である。更に、P型シリコン基板1の表 面を800乃至900℃程度で熱酸化することにより、活性領域となる領域に厚 さが、例えば100 Å程度のトンネルゲート酸化膜 5 を形成する。次いで、トン ネルゲート酸化膜5上にポリシリコン膜6を減圧CVD法により堆積する。ポリ シリコン膜6の膜厚は、例えば1000万至2000Å程度であり、後の工程に よりセレクトトランジスタSTrのフローティングゲートの一部及びメモリセル トランジスタMTrのゲートとなる。次いで、ポリシリコン膜6に、例えばリン を熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜 6 を低抵抗化する。その後、ポリシリコン膜 6 上にシリコン窒化膜 7 を減圧 C V D法により堆積する。シリコン窒化膜7の厚さは、例えば1000万至2000 A程度である。続いて、シリコン窒化膜7上にフォトレジスト27を形成し、こ れをリソグラフィ技術によってメモリセルトランジスタMTrのゲートとなるポ リシリコン膜7の両側方に開口部を有する形状にパターニングする。なお、2個 のメモリトランジスタ間に位置する開口部の幅は、メモリトランジスタMTァと セレクトトランジスタSTrとの間に位置する開口部の幅よりも広く、後の工程 で形成されるサイドウォールによってもポリシリコン膜6間が埋め込まれない程 度のものである。一方、メモリトランジスタMT r とセレクトトランジスタST rとの間に位置する開口部の幅は後の工程で形成されるサイドウォールによって ポリシリコン膜6間が埋め込まれる程度のものである。

[0083]

そして、図16(c)及び図19(b)に示すように、フォトレジスト27を マスクとして、シリコン窒化膜7、ポリシリコン膜6及びトンネルゲート酸化膜 5をフィールド絶縁膜4に垂直な方向に順次エッチングする。次いで、フォトレ ジスト27を剥離した後、ヒ素(As)のイオン注入を行うことにより、 N^+ 拡散層 9 を形成する。このうち、中央の N^+ 拡散層 9 がソース拡散層となる。なお、As のイオン注入の注入エネルギは、例えば 5 0 ke V であり、ドーズ量は、例えば 1 0 15 原子/c m 2 である。

[0084]

続いて、全面にシリコン窒化膜を堆積し、これを異方性エッチングすることにより、図17(a)に示すように、サイドウォール28をポリシリコン膜6等の側方に形成する。このとき、中央の溝はサイドウォール28によっては埋め込まれないが、両側の溝はサイドウォール28によって埋め込まれる。なお、サイドウォール28は、第1の実施例と同様に、全面にシリコン酸化膜を堆積し、これをCMP技術により平坦化し、ソースコンタクト部のみ酸化膜をエッチングにより除去することによって形成してもよい。

[0085]

次に、図17(b)に示すように、フォトレジスト29を形成し、これをソースが共通接続される2個のセレクトトランジスタSTrのドレイン間に残存するようにパターニングする。つまり、メモリセルトランジスタMTrのゲート及びドレインとなる領域のフォトレジスト29は除去される。そして、フォトレジスト29をマスクとしてシリコン窒化膜7をエッチングにより除去する。

[0086]

続いて、フォトレジスト29を剥離し、図17(c)に示すように、全面にポリシリコン膜13を減圧CVD法により堆積する。ポリシリコン膜13の膜厚は、例えば1000乃至2000A程度である。次いで、ポリシリコン膜13に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜13を低抵抗化する。

[0087]

続いて、図20(a)に示すように、ポリシリコン膜13上にフォトレジスト 14を形成し、これを平面視で1個のフィールド絶縁膜4について内側の広いポ リシリコン膜6と交差するスリット状の開口部14aを有する形状にリソグラフ ィ技術によりパターニングする。そして、フォトレジスト14をマスクとして、 フィールド絶縁膜4上のポリシリコン膜6及び13をスリット状にエッチングにより除去する。

[0088]

次に、図17(c)に示すように、全面に第1のHTO膜、シリコン窒化膜及び第2のHTO膜を順次堆積することにより、ONO膜15を形成する。ONO膜15は、メモリセルトランジスタMTrにおけるフローティングゲートとコントロールゲートとの間の絶縁膜となる。第1のHTO膜は、高温の減圧CVD法により、例えば60Å程度の厚さに形成することができる。シリコン窒化膜は、減圧CVD法により、例えば80Å程度の厚さに形成することができる。第2のHTO膜は、高温の減圧CVD法により、例えば100Å程度の厚さに形成することができる。

[0089]

次いで、ソースコンタクトとなる領域のポリシリコン膜13上に開口部を有するフォトレジスト30をマスクとして、ONO膜15をエッチングにより除去する。更に、フォトレジスト30をマスクとして、ポリシリコン膜13に、例えばリンを熱拡散又はイオン注入法等により再度ドーピングすることにより、ポリシリコン膜13をより低抵抗化する。このときの注入エネルギは、例えば40keVであり、ドーズ量は、例えば 10^{14} 原子 $/cm^2$ である。

[0090]

続いて、図18(a)及び図20(b)に示すように、全面にポリシリコン膜16を減圧CVD法により堆積する。ポリシリコン膜16の厚さは、例えば1000乃至2000Å程度である。次いで、ポリシリコン膜16に、例えばリンを熱拡散又はイオン注入法等によりドーピングすることにより、ポリシリコン膜16を低抵抗化する。更に、ポリシリコン膜16上にフォトレジスト31を形成し、このフォトレジスト31をメモリセルトランジスタMTr上からセレクトトランジスタSTrまでかかり、更にソースコンタクトとなる領域のポリシリコン膜16を覆う形状に残存するようにパターニングする。なお、リンのドーピングの後にタングステンシリサイド(WSi)膜を形成することにより、ゲートをポリサイド構造としてもよい。

[0091]

そして、図18(b)及び図20(c)に示すように、フォトレジスト31をマスクとして、ポリシリコン膜16、ONO膜15及びポリシリコン膜13を順次エッチングにより除去する。図20(c)において、点線で囲まれている領域内でメモリセルトランジスタMTrのフローティングゲートとコントロールゲートとが重なり合っている。

[0092]

ここで、周辺回路領域で論理回路を構成するトランジスタのゲート電極(図示せず)を通常の方法により形成し、周辺回路領域に低濃度のイオン注入を行う。 これと同時に、図18(b)に示すように、メモリセルトランジスタのドレイン にN型拡散層32が形成される。

[0093]

その後、全面にシリコン酸化膜を堆積し、これをエッチバックすることにより、周辺回路領域におけるゲート電極の側方にサイドウォール(図示せず)を形成する。これと同時に、図18(b)に示すように、ポリシリコン膜16、ONO膜15、ポリシリコン膜13及びポリシリコン膜6の側方に酸化膜からなるサイドウォール18及び33が形成される。更に、周辺回路領域において、サイドウォールをマスクとして高濃度のイオン注入を行うことにより、LDD構造のトランジスタを形成する。

[0094]

更に、図18(c)に示すように、全面にCVD法により、例えばBPSG膜からなる層間絶縁膜19を堆積する。層間絶縁膜19の厚さは、例えば8000乃至10000Å程度である。次に、層間絶縁膜19にN型拡散層32まで達するコンタクトホール20を形成し、このコンタクトホール20内に配線層21を埋め込み、更に横方向で配線層21を共通接続する配線層22をビット線BLとして形成する。配線層21及び22は、例えばアルミニウム合金からなり、配線層22の厚さは、例えば4000万至6000Å程度である。

[0095]

更に、全面に層間絶縁膜を形成し、この層間絶縁膜、層間絶縁膜19及びシリ

コン酸化膜 1 1 に N + 拡散層 9 a まで達するコンタクトホール(図示せず)を形成する。このコンタクトホール 2 3 は、数ピットおき、即ち縦方向で数個のフィールド絶縁膜 4 を間におきながら形成する。そして、このコンタクトホール内に配線層(図示せず)を埋め込み、更に縦方向でこの配線層を共通接続する配線層(図示せず)をソース線 S L として形成する。

[0096]

その後、全面をPSG等のパッシベーション膜で被覆する。

[0097]

このような第3の実施例によっても、第2の実施例と同様に、第1の実施例による効果の他に、セレクトトランジスタSTrのソースコンタクトをメモリセルトランジスタMTrのフローティングゲートの一部及びコントロールゲートの形成と同時に形成しているので、工程数を低減できるという効果が得られる。

[0098]

なお、図21(a)に示すようにライン状のフィールド絶縁膜4 a を形成した場合には、第1及び第2の実施例では、図21(b)に示すように、第3の実施例では、図21(c)に示すように、第1層目のポリシリコン膜をパターニングすればよい。

[0099]

【発明の効果】

以上詳述したように、本発明によれば、フローティングゲート及びコントロールゲートがメモリセルトランジスタのゲートの上方まで延出するので、フローティングゲート及びコントロールゲート間に大きな結合容量を確保することができる。これにより、誤動作を防止しながら動作電圧を低下させることができる。また、ユニットセルには、メモリセルトランジスタ及びセレクトトランジスタが設けられているが、これらのゲートはセルフアライメントによるパターニングで形成することが可能であるため、目ずれ等による特性のばらつき及び製造ばらつきを防止することができる。

【図面の簡単な説明】

【図1】

本発明の実施例により製造する不揮発性半導体記憶装置を示す回路図である。

【図2】

(a) 乃至(c) は本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す断面図である。

【図3】

(a) 乃至(c) は、同じく本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図2(a) 乃至(c) に示す工程の次工程を示す断面図である。

【図4】

(a) 乃至(c) は、同じく本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図3(a) 乃至(c) に示す工程の次工程を示す断面図である。

【図5】

(a) 及び(b) は本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示すレイアウト図である。

【図6】

(a) 及び(b) は、同じく本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図5(a) 及び(b) に示す工程の次工程を示すレイアウト図である。

【図7】

同じく本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図6(a)及び(b)に示す工程の次工程を示すレイアウト図である。

【図8】

第1の実施例及び図22及び図23に示す従来の方法により製造された不揮発性半導体記憶装置におけるコントロールゲートとフローティングゲートとの重なりを比較するレイアウト図である。

【図9】

(a) 乃至(c) は本発明の第2の実施例に係る不揮発性半導体記憶装置の製

造方法を工程順に示す断面図である。

【図10】

(a) 乃至(c) は、同じく本発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図9(a) 乃至(c) に示す工程の次工程を示す断面図である。

【図11】

(a) 乃至(c) は、同じく本発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図10(a) 乃至(c) に示す工程の次工程を示す断面図である。

【図12】

(a) 乃至(c) は、同じく本発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図11(a) 乃至(c) に示す工程の次工程を示す断面図である。

【図13】

(a) 及び(b) は本発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示すレイアウト図である。

【図14】

(a) 及び(b) は、同じく本発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図13(a) 及び(b) に示す工程の次工程を示すレイアウト図である。

【図15】

同じく本発明の第2の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図14(a)及び(b)に示す工程の次工程を示すレイアウト図である。

【図16】

(a) 乃至(c) は本発明の第3の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す断面図である。

【図17】

(a) 乃至(c)は、同じく本発明の第3の実施例に係る不揮発性半導体記憶

装置の製造方法を工程順に示す図であって、図16(a)乃至(c)に示す工程の次工程を示す断面図である。

【図18】

(a) 乃至(c) は、同じく本発明の第3の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図17(a) 乃至(c) に示す工程の次工程を示す断面図である。

【図19】

(a)及び(b)は本発明の第3の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示すレイアウト図である。

【図20】

(a) 乃至(c) は、同じく本発明の第3の実施例に係る不揮発性半導体記憶装置の製造方法を工程順に示す図であって、図19(a)及び(b)に示す工程の次工程を示すレイアウト図である。

【図21】

ライン状のフィールド絶縁膜を使用した場合の各実施例とポリシリコン膜との 関係を示す例圧と図である。

【図22】

(a) 乃至(c) は1個のユニットセルに1個のメモリセルトランジスタ及び 1個のセレクトトランジスタが設けられた従来の不揮発性半導体記憶装置の製造 方法を工程順に示す断面図である。

【図23】

図22(a)乃至(c)に示す方法により製造された不揮発性半導体記憶装置を示すレイアウト図である。

【図24】

(a) 乃至(d) は1個のユニットセルに1個のメモリセルトランジスタが設けられた従来の不揮発性半導体記憶装置の製造方法を工程順に示す断面図である

【図25】

図24(a)乃至(d)に示す方法により製造された不揮発性半導体記憶装置

を示すレイアウト図である。


【図26】

特開平9-129759号公報に記載された従来の半導体不揮発性メモリを示す断面図である。


【符号の説明】


- 1;P型シリコン基板
- 2、11;シリコン酸化膜
- 3;ウェル
- 4;フィールド絶縁膜
- 5;トンネルゲート絶縁膜
- 6、13、16;ポリシリコン膜
- 7;シリコン窒化膜
- 8, 12, 12a, 12b, 14, 17, 25, 26, 27, 29, 30, 3
- 1;フォトレジスト
 - 9、9a、9b;N⁺拡散層
 - 10、18、28、33;サイドウォール
 - 15;ONO膜
 - 19;層間絶縁膜
 - 20、23;コンタクトホール
 - 21、22;配線層
 - 32;N型拡散層
 - MTr; メモリセルトランジスタ
 - STr;セレクトトランジスタ






【図2】









1;P型シリコン基板


3;ウェル

6;ポリシリコン膜 7;シリコン窒化膜

【図3】










10;サイドウォール11;シリコン酸化膜13;ポリシリコン膜


【図4】









【図5】






4;フィールド絶縁膜6;ポリシリコン膜


【図6】



14;フォトレジスト 14a;開口部




【図7】




23;コンタクトホール


【図8】





SG;セレクトゲート WL;ワード線




【図9】









【図10】










1 0

【図11】










1 1

【図12】





【図13】






【図14】








【図15】




【図16】










【図17】









【図18】





【図19】







【図20】










【図21】










【図22】








【図23】




104;フィールド絶縁膜 121;配線層


【図24】



【図25】



【図26】



204;選択ゲート 205;浮遊ゲート 206;制御ゲート 【書類名】 要約書

【要約】

【課題】 リーク電流による誤動作、特性のばらつき及び製造のばらつきを防止しながらフローティングゲートとコントロールゲートとの間の結合容量を増大させて動作電圧を下げることができる不揮発性半導体記憶装置及びその製造方法を提供する。

【解決手段】 ポリシリコン膜16上にフォトレジスト17を形成し、このフォトレジスト17をメモリセルトランジスタ上からセレクトトランジスタを覆う形状又はセレクトトランジスタSTrまでかかる形状に残存するようにパターニングする。次いで、フォトレジスト17をマスクとして、ポリシリコン膜16、ONO膜15及びポリシリコン膜13を順次エッチングにより除去する。

【選択図】 図4

認定・付加情報

特許出願の番号

特願2000-117677

受付番号

50000492615

書類名

特許願

担当官

第五担当上席

0094

作成日

平成12年 4月20日

<認定情報・付加情報>

【提出日】

平成12年 4月19日

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社